Chiplet的火熱大有愈演愈烈之勢。Chiplet不僅是晶片產業鏈中共同追逐的一個方向，也成為二級市場資本熱捧的香餑餑，8月以來，多隻Chiplet相關的概念股齊獲漲，Chiplet成互動平臺高頻問詢詞，百家半導體各產業鏈的上市公司受到了“靈魂拷問”，即使部門上市企業澄清與Chiplet無關，股票也獲得了不同程度的上漲，火熱程度可見一斑。

Chiplet風頭無兩

Chiplet，又稱為芯粒，無疑是近幾年積體電路行業的最熱技術之一。幾十年來，半導體行業一直遵循摩爾定律發展，其實在1965年戈登摩爾提出摩爾定律的同時，在那篇開創性論文中，摩爾也提到“將單個晶片分解成更小的部分的經濟學有一天會變得有意義”。目前來看，這一天似乎已經到來了。

某種程度上來看，AMD使用chiplet概念是最成功的案例。2017年，AMD推出了其初代Epyc伺服器處理器Naples，在單個封裝中具有4個同類的CPU；到2019年AMD又推出了第二代EPYC處理器Rome，此時使用了8塊CPU晶片，該晶片使用的是14nm工藝，而內部封裝的CPU Chiplet使用7nm電晶體來提高速度和功率，Rome是當時英特爾最好的處理器效能的兩倍多。

圖：AMD Epyc 7002 Rome

作為處理器的未來，Chiplet有兩大很明顯的好處：

一、成本低：

成本的降低一方面是，現在的芯片面積變得越來越大，不僅製造難度增加，也增加了良率帶來的損失，而透過將大晶片分成更小的Chiplet，提高了產量（或良率），則降低了製造成本；另一方面是，Chiplet允許使用不同的製造節點建立異構的晶片，SoC中不同功能的模組可使用不同的wafer技術，高效能的可能需要5nm，其他效能可能只需要40或者28就可以做到效能最大化。此外，企業可以在多個產品中重複使用小晶片來減少設計時間和流片費用。據統計，Chiplet可以將7nm晶片設計的成本降低25%，到5nm及以下，成本節省更大。

二、突破了SoC設計極限：

Chiplet突破了光罩面積的規模極限，透過異質整合的方式突破了功能極限，使其不再受多工藝的約束，透過算力可擴充套件的方式提升了晶片的效能，並透過敏捷開發的方式大大縮短了工期極限。

Chiplet已被AMD、英特爾、蘋果、華為和三星等公司證明有效，並籍由Chiplet技術獲得了巨大的產品價值和收益。今年2季度AMD的CPU市佔率已經達到了31。4%（往年同期為25。3%）。2022年 3月，蘋果自研的M1 Ultra將Chiplet再次推上風口浪尖，採用Chiplet設計的M1晶片大獲成功，革新了個人電腦產業。

不止是用於CPU，AMD最近釋出的專利表明，Chiplet用於GPU也大有前途。並且AMD計劃於今年年底推出的RDNA 3 GPU架構也基於Chiplet設計，該架構將採用Navi 3x核心，5nm工藝，目標是使用RDNA 3將每瓦效能再提高50%。

Chiplet的潛力遠不止如此，軟硬體融合專家黃朝波表示，目前的Chiplet很多做法，其實並沒有把Chiplet的價值發揮到最大，只是用了Chiplet最基礎的價值。我們認為，Chiplet帶來的價值，不應該是線性增長，而應該是指數增長：一方面，量變會引起質變，Chiplet的流行，快速增加的單晶片設計規模，會給系統架構創新提供更大的發揮空間，使得計算的架構，從異構走向超異構；另一方面，超異構帶來的算力指數級提升，使得Chiplet的價值得到更加充分的發揮，反過來會促進Chiplet技術的成熟和市場繁榮。

今後隨著全球消費電子產業、HPC運算等對Chiplet的需求，Chiplet市場前景一片大好。根據研究機構 Omdia 報告，2024年採用Chiplet的處理器晶片的全球市場規模將達 58 億美元，到2035年將達到570億美元。

國內產業鏈紛紛加緊佈局

Chiplet成為半導體產業鏈新的價值成長關鍵已得到業界普遍共識。直觀上來看，Chiplet其實就是多個Chiplet透過先進的封裝技術形成的 SiP。它將不同工藝節點和不同材質的晶片透過先進的整合技術（如2。5D/3D整合技術）封裝整合在一起，形成一個系統晶片，實現了一種新形式的IP複用。所以，Chiplet產業鏈中所孕育的強大商機成為眾廠商磨刀霍霍的必爭之地。

首先是半導體IP公司，芯原股份和芯動科技在Chiplet領域均有所佈局。芯原股份在半年報中對Chiplet相關進展進行介紹稱，公司有可能成為全球第一批面向客戶推出Chiplet商用產品的企業。芯動科技也推出了高效能、低成本的Innolink Chiplet方案。Chiplet很大的一個特點或者說優勢就是IP複用，如芯原股份和芯動科技這類的IP供應商的升級和努力，將能夠幫助系統廠商、網際網路廠商這類缺乏晶片設計經驗和資源的企業更好的自研產品。

其次是封裝領域，Chiplet技術的實現必依託於先進封裝，如SiP、2。5D/3D等，因此，國內的封裝廠自是要抓住這波潮流。此前長電科技董事、首席執行長鄭力曾表示：“先進封裝，或者說晶片成品製造，可能成為後摩爾時代的重要顛覆性技術之一，特別是後道製造在產業鏈中的地位愈發重要，有望成為積體電路產業的新的制高點。”

長電科技於6月加入UCIe產業聯盟，針對Chiplet異構整合應用，去年7月長電科技推出了XDFOI多維先進封裝技術，今年7月29日，長電微電子晶圓級微系統整合高階製造專案正式開工，XDFOI多維先進封裝技術也將成為這一高階製造專案的產能重點之一；通富微電不必多說，AMD是其一大客戶，通富微電已大規模封測Chiplet產品，7nm產品已大規模量產，5nm產品已完成研發即將量產；另一家封測廠商華天科技稱已掌握Chiplet相關技術。

Chiplet所需要的2。5D/3D IC先進封裝為晶片實現了新的架構，但同時也顛覆了設計流程。封裝和晶片之間的互動是很重要的，需要在分析和最佳化步驟中仔細考慮。這一過程需要EDA工具提供全面支援。國內EDA方面，芯和半導體已推出“2。5D/3D多晶片Chiplet”設計分析全流程EDA平臺；2022年7月1日，EDA企業上海芯瑞微完成對深圳中科（Zsipak）的全資收購，深圳中科過往主攻SiP領域多年，並於2021年將產業積累移植到Chiplet領域。

由於Chiplet中封裝了多個die，且設計難度大幅增加，為了使Chiplet能夠正常執行，需要對每一個die都要進行檢測，每一顆參與的chiplet須要非常“乾淨”，否則對於整體產品的良率以及未來失效問題分析的進行，會是一件極為複雜而且困難的工作。因此，晶圓級測試（CP）的重要性大幅提升，進行全功能晶圓測試無可避免，這也對測試裝置數量和效能都有了更高需求。因此晶片測試裝置廠商和獨立測試廠商也有望獲益。利揚晶片在互動平臺表示，Chiplet測試技術突破也是一個很難的問題，公司在積極佈局Chiplet時代的測試難題。

Chiplet設計流程的變革不僅僅在於EDA工具，同時在於在晶片設計的早期就通盤考慮封裝設計和測試方案。目前Chiplet的模式還是以單一公司自整合為主，隨著多廠商協作模式的開啟，

摩爾精英這樣的晶片設計和供應鏈平臺將發揮其貫穿全流程的獨特價值，藉助其自有SiP封測工廠和ATE測試裝置的快速響應能力，在可測性設計DFT、晶片系統聯合模擬、晶圓級測試等方面加速Chiplet的落地。

當我們談Chiplet的時候，大多數時候通常會首先想到封裝方式和IP複用，但晶片設計環節更是重中之重。中科院計算所韓銀和研究員表示：“

Chiplet更多的是要從設計的維度去看，才能對整個產業有較大變化，而不僅僅是IP和封裝環節。

”

雲岫資本合夥人兼首席技術官趙佔祥此前在公開演講中也指出，Chiplet不僅是先進封裝，合理的架構設計才能和封裝技術相得益彰。

架構設計和先進封裝齊頭並進，才能加速Chiplet的落地與實現。

每款用Chiplet技術實現的大晶片一定是兩者共同作用的產物。

國內Chiplet晶片設計企業寥寥無幾

在國內晶片設計環節，目前踏上Chiplet路線的晶片設計企業相對還較少。在此之前，我們首先需要了解下，

什麼樣的晶片適合走Chiplet的設計路線？

從AMD和英特爾大廠的足跡中，我們可以發現，Chiplet技術在CPU上的商業化路徑可以說是目前的最佳選擇，CPU具有高效能、高整合、高成本特性，利用Chiplet架構可最大化提升效能，加快迭代，大幅降低重用及量產成本，增加產品靈活性多樣性，顯著緩解供應鏈壓力。

在7月份召開的2022CCF晶片大會分論壇上，清華大學交叉資訊研究院特聘研究員、助理教授馬愷聲對此分析到，

越接近摩爾定律極限如5nm、3nm和2nm的晶片走Chiplet設計路線越有意義；再就是想用一套Chiplet來搭配高中低檔的產品，充分發揮Chiplet的複用能力；還有就是，當達到800平方毫米光刻機面積的時候是有Chiplet需求的；具體到晶片應用來說，CPU和GPU這種大晶片是適合的，對於大晶片來說，建議是超過200平方毫米，最好是超過400平方毫米的是適合做Chiplet的；如果僅從成本角度看，如MCU這樣本身價格較低的晶片目前是沒有必要的。

目前國內企業在Chiplet的探索也主要是圍繞在CPU和GPU這兩大領域，但從長遠來看，隨著Chiplet產業鏈更加成熟，Chiplet的發展將不侷限於這類大晶片，而是會有更廣闊的運用空間。近期，寒武紀、壁仞科技、超摩科技、奇異摩爾等國內晶片設計企業紛紛宣佈其在Chiplet領域的謀劃。具體來看：

寒武紀的思元370是採用Chiplet（Chiplet）技術的AI晶片，它將2顆AI計算Chiplet封裝為一顆AI晶片。

壁仞科技最近釋出的通用GPU晶片BR100也採用了Chiplet的設計理念，並且釋出了單個Chiplet產品BR104，Chiplet的設計方案使之一次流片，得到兩種晶片。

2022年7月25日，超摩科技宣佈完成超億元Pre-A輪融資，本輪融資由達泰資本領投，雲岫資本擔任獨家財務顧問。北京超摩科技成立於2021年，是一家基於Chiplet架構的高效能CPU設計公司。

2022年8月15日，奇異摩爾（上海）積體電路有限公司（以下簡稱“奇異摩爾”）宣佈完成億元種子及天使輪融資，奇異摩爾成立於2021年初，專注於2。5D及3DIC Chiplet產品及服務，主要提供高效能通用底座Base die、高速介面ChipletIO Die、Chiplet軟體設計平臺等產品。

生態建設是一項技術革命的關鍵，唯有越來越多的晶片設計企業開始採用Chiplet設計的時候，才能使國內整個Chiplet生態更成熟穩定。

2022年3月，由AMD、Arm、ASE、Google Cloud、英特爾、Meta、微軟、高通、三星和臺積電等行業領軍企業聯合宣佈成立UCIe產業聯盟，共同打造Chiplet互聯標準、推進開放式的Chiplet生態，並制定UCIe的相關技術標準和規範。此後，雲服務廠商、晶片代工廠、系統原始裝置製造商、晶片IP供應商和晶片設計公司紛紛加入UCIe聯盟，不難看出計算產業對於Chiplet標準建設和生態構建的期許

國內企業中，芯原微電子、芯動科技、長鑫儲存、芯和半導體、芯耀輝、摩爾精英、燦芯半導體、憶芯科技、牛芯半導體、芯雲凌、超摩科技、希姆計算、世芯電子、阿里巴巴、輝羲智慧、OPPO、愛普科技、力積儲存、藍洋智慧等多家國內企業已成為 UCIe 聯盟成員。

Chiplet火熱背後的冷思考

從產業鏈視角來看，各方龍頭緊跟產業趨勢，相繼佈局上下游的關鍵技術，在架構設計、互連線口、先進封裝等環節都陸續有企業取得突破。國產發展Chiplet確實大有前景，但Chiplet所面臨的設計難題、封裝難題也確實值得敬畏。

北京半導體行業協會副秘書長朱晶表示，我覺得大家還是冷靜看待Chiplet。很多觀點提到Chiplet可以繞過先進工藝的障礙，實現與擁有先進工藝相接近的目標。但實際上

Chiplet本質上還是一個整合的技術，整體效能優秀的前提是不能有任何一個短板，同時又加了互聯，散熱等一系列整合上的難點，所以Chiplet雖然也許能繞過一些障礙，但同時這技術本身又製造了更多障礙。

關於先進工藝，我們不能有任何投機取巧的心理，就是沉澱下來踏踏實實的幹，所有的抄近路都被堵死了，就不要再去企圖找到任何捷徑了，只能正面對抗。

電子科技大學電子科學與工程學院黃樂天教授在《淺議本土chiplet的發展路線》一文中談到，在中國發展Chiplet需要注意目前國內實際的產業狀態。一方面Chiplet作為一種新的技術路線，確實給出了在單個裸片電晶體數量受限的情況下保持封裝後晶片產品整體電晶體數量持續提升的方法；另一方面Chiplet絕不是解決目前國內晶片產業的“萬能神藥”，其侷限和挑戰同樣很大，還會由於國內的特殊情況而導致新的挑戰。

韓銀和對筆者表示，作為Chiplet代表的2。5/3D整合晶片新正規化堅定支持者，不爭論具體技術，說兩個判斷：1）高效能領域，大部分晶片5年內會是Chiplet整合晶片；2）Chiplet生態逐漸完善，整合晶片成本低於重頭到尾研發一款晶片。他還提出三個關於Chiplet發展的政策建議：建議1，將高階處理器作為Chiplet整合晶片的牽引性目標和載體；建議2，構建Chiplet生態，以處理器Chiplet和互連Chiplet作為生態抓手，快速形成若干Chiplet IP和EDA創新公司；建議3：組建新型研發機構、產學研聯盟，由龍頭企業實質性參與系統性規劃標準。

隨著摩爾定律走到極限，Chiplet被行業普遍認為是未來5年算力的主要提升技術，再加之我國產業中短期內無法破解EUV光刻機卡脖子瓶頸，實現7nm以下工藝難度大，也被寄予厚望為我國突破半導體工藝被卡脖子的重要途徑。但對於Chiplet，我們應該理性看待，現在有多麼火熱，就有多麼難做。