不想錯過我的推送，記得右上角-檢視公眾號-設為星標，摘下星星送給我

15、Describe several methods for low power design.

（

8分

）

解析

：

本題目主要考察了低功耗設計的方法

16

、

同步復位和非同步復位的區別是什麼?

（

9分

）

解析：

本題目主要考察了同步復位和非同步復位的區別

關於同步和非同步相關的概念和區別我們在“求職攻略|筆試必考：非同步復位與同步釋放”中有詳細的解釋，而且還介紹了在FPGA中關於同步復位和非同步復位的推薦用法，但在IC設計中同步復位和非同步復位的使用不再侷限於FPGA器件本身的差異，而是根據實際的應用場景來設計，有時候會同時存在同步復位和非同步復位。但無論是在FPGA開發還是在IC設計如果使用非同步復位一定不要忘記做“非同步復位同步釋放”。

17、In the following digram, a 1-cycle pulse form a faster clock domain needs to be synchronized to a slower clock domain. Please use verilog to implement the circuit.

（

11分

）

解析：

本題目主要考察了單位元資料跨時鐘域的方法

首先翻譯一下題目，題幹解釋為“下圖中，來自較快時鐘域的1個週期脈衝需要與較慢時鐘域同步。請使用verilog來實現電路”。

18

、

自動售飲料機，飲料2.5元，可以投0.5和1元，設找零功能，設計一個狀態機，用verilog給出程式碼。

（

16分

）

解析：

本題目主要考察了狀態機的設計

首先用half_in和one_in分別表示。5元和1元，高電平有效，輸出飲料drink=1，找零change用2bit表示，表示不找零，01表示找零。5元，1表示找零1元。程式碼如下所示：

第一段狀態機：

第二段狀態機：

第三段狀態機：

編寫模擬測試激勵，模擬程式和結果如下：

END

☞大華FPGA崗位

☞大疆FPGA邏輯崗

☞華為硬體邏輯崗

☞紫光展銳IC崗

☞硬體崗位解析